<thead id="du1ia"></thead>

  • <td id="du1ia"><ruby id="du1ia"></ruby></td>
    1. <li id="du1ia"></li>
    2. <track id="du1ia"></track>

      <pre id="du1ia"></pre>

          HJX-AD9371-SDR

          HJX-AD9371-SDR

          AD9371軟件無線電平臺(HJX-AD9371-SDR)是我司結合 ADI 的 RadioVerseTM 技術推出的高性能SDR開發板。


          HJX-AD9371-SDR 已入選 ADI RadioVerseTM 第三方參考設計


          HJX-AD9371-SDR軟件無線電平臺特點:

                1. 基于合佳興成熟的產品化設計,不僅可以測試評估AD9371芯片,更可以通過對開發板簡單的自定義修改,直接推出自己的產品,真正加速了設計理念到成品的轉化過程;
                2. 我們會向購買HJX-AD9371-SDR的用戶提供完整的能夠直接運行的FPGA源代碼、ARM源代碼、平臺的原理圖以及相關的設計資料和文檔;
                3. 數字、硬件和射頻的工程師人員提供技術支持。

          產品詳情

            一、HJX-AD9371-SDR系統框架如下: 

          image.png

                 二、核心芯片:AD9371 

            ●雙通道差分發射器(Tx)
            ●雙通道差分接收器(Rx)
            ●具有2個輸入的觀測接收器(ORx)
            ●具有3個輸入的嗅探器接收器(SnRx)
            ●可調范圍:300MHz至6000MHz
            ●Tx合成帶寬(BW):250MHz
            ●Rx帶寬:8MHz至100MHz
            ●支持頻分雙工(FDD)和時分雙工(TDD)工作模式
            ●完全集成的獨立小數N分頻射頻(RF),用于Tx、Rx、ORx和時鐘生成
            ●JESD204B數字接口

           

            三、主要器件與接口: 
            -AD9371DualRFTransceiverwithORX
            -XilinxArtix-7FPGA
            -AtmelARM9
            -ADI高效率電源解決方案(ADP5054、ADP1741、ADP125等ADI電源芯片)
            -ADIAD9528時鐘芯片
            -SFP高速光纖口
            -豐富的接口(以太網、USB、RS232、RS485等)

            

            相關的電路組成如下:
                 1、射頻部分:采用ADI最先進的RFTransceiverAD9371,整個RF部分具有超高的集成度和靈活高性能的特點。該芯片支持接收100MHz、發射250MHz的帶寬以及300MHz到6GHz的RF接收發射頻率范圍。射頻鏈路上的LNA、DSA、濾波器和GAINBLOCK配合AD9371,提供了優異的系統射頻性能。同時也可通過MMCX射頻接口直接評估AD9371的射頻性能。開發板預留DPD反饋通道(ORX端),方便客戶自行開發DPD算法。反饋端的射頻開關用于啟用芯片的外部校正功能,能夠獲得更好的本振校正性能。

           

            2、ClockDriver:由ADI集成JESD204BSYSREF發生器的時鐘發生器AD9528給整個系統提供時鐘。支持遠端光纖時鐘恢復,便于通信系統的近遠端同步。

           

            3、主控單元:HJX-AD9371-SDR上使用Atmel的ARM9芯片。AD937X芯片和AD9528芯片通過ARM9上運行的嵌入式linux配置。用戶可通過串口在上位機上與HJX-AD9371-SDR開發平臺進行參數設置等交互。

           

            4、PowerSolutions:采用ADI公司高效的電源方案,包括ADP5054、ADP1741、ADP125等芯片,使HJX-AD9371-SDR平臺能夠高效穩定運行。

           

            5、數字信號處理單元:采用Xilinx新一代的Artix-7系列FPGA,具有豐富的DSP與Logic資源,同時兼容7A100T/7A200T,方便客戶根據具體項目情況進行選擇。相關可變參數(包括FPGA內各個模塊的功能選擇,外圍DSA芯片衰減,AD9371芯片頻點等),可通過串口在上位機上直接修改。以下是當接收122.88M數據速率,發射245.76M數據速率時的FPGA框架,當收發相同數據速率時,不需要上變模塊(Up2)。DATACAPTURE模塊可選擇抓取RX/TX/ORX一定深度的數據,通過ARM傳輸到上位機,便于用戶直接在matlab上做頻譜分析。MUX模塊可選擇發射端輸出的信號來源,包括FPGA的DDS單音輸出、RX端信號、ORX端信號。

            四、性能測試 

            如下是LO及鏡像抑制指標與TDD-LTEEVM測試(更詳細的測試內容請聯系我們)

          1.LO 及鏡像抑制指標

          image.png

          測試條件:信號源輸入單音信號功率-14dBm,經過HJX-AD9371-SDR開發板后,輸出至頻譜儀的功率為-5dBm。


          2.EVM指標

          image.png

          測試條件:信號源輸入20MHz TDD-LTE信號,功率為-24dBm,經過HJX-AD9371-SDR開發板后,輸出至頻譜儀的功率為-15dBm。


            五、應用場景:

          - 無線直放站

          - 數字光纖直放站

          - 3G/4G微基站和宏基站(BTS)

          - 3G/4G多載波微微蜂窩

          - FDD和TDD有源天線系統

          - 微波非視距(NLOS)回程系統

          - 5G原型

           

          国产精品无码一二区免费
          <thead id="du1ia"></thead>

        1. <td id="du1ia"><ruby id="du1ia"></ruby></td>
          1. <li id="du1ia"></li>
          2. <track id="du1ia"></track>

            <pre id="du1ia"></pre>